Dè santèn de pwosesis yo oblije vire yonwafernan yon semiconductor. Youn nan pwosesis ki pi enpòtan yo segrave- se sa ki, Sur modèl sikwi amann sou lawafer. Siksè a nangravepwosesis depann sou jere divès varyab nan yon seri distribisyon seri, epi chak ekipman grave dwe prepare pou opere nan kondisyon optimal. Enjenyè pwosesis grave nou yo sèvi ak teknoloji fabrikasyon sipèb pou konplete pwosesis detaye sa a.
SK Hynix News Center te fè entèvyou ak manm ekip teknik Icheon DRAM Front Etch, Middle Etch, ak End Etch pou aprann plis sou travay yo.
Etch: Yon vwayaj pou amelyore pwodiktivite
Nan fabrikasyon semi-conducteurs, grave refere a modèl eskilti sou fim mens. Modèl yo flite lè l sèvi avèk plasma pou fòme deskripsyon final chak etap pwosesis. Objektif prensipal li se parfe prezante modèl egzak dapre layout a epi kenbe rezilta inifòm nan tout kondisyon.
Si pwoblèm yo rive nan pwosesis depo oswa fotolitografi, yo ka rezoud pa teknoloji etching selektif (Etch). Sepandan, si yon bagay ale mal pandan pwosesis la grave, sitiyasyon an pa ka ranvèse. Sa a se paske menm materyèl la pa ka ranpli nan zòn nan grave. Se poutèt sa, nan pwosesis fabrikasyon semi-conducteurs, grave enpòtan pou detèmine pwodiksyon an jeneral ak bon jan kalite pwodwi.
Pwosesis grave a gen ladan uit etap: ISO, BG, BLC, GBL, SNC, M0, SN ak MLM.
Premyèman, ISO (Izolasyon) etap grave (Etch) Silisyòm (Si) sou wafer la pou kreye zòn selil aktif la. Etap BG (Buried Gate) fòme liy adrès ranje (Word Line) 1 ak pòtay la pou kreye yon kanal elektwonik. Apre sa, etap BLC (Bit Line Contact) kreye koneksyon ant ISO ak liy adrès kolòn (Bit Line) 2 nan zòn selil la. Etap GBL (Peri Gate + Cell Bit Line) pral ansanm kreye liy adrès kolòn selilè a ak pòtay la nan periferik la 3.
Etap SNC (Storage Node Contract) kontinye kreye koneksyon ant zòn aktif la ak depo ne 4. Apre sa, etap M0 (Metal0) fòme pwen koneksyon periferik S/D (Depo Node) 5 ak pwen koneksyon. ant liy adrès kolòn lan ak ne depo a. Etap SN (Depo Node) konfime kapasite inite a, ak etap ki vin apre a MLM (Multi Layer Metal) kreye ekipman pou pouvwa ekstèn ak fil elektrik entèn, ak tout pwosesis jeni grave (Etch) fini.
Etandone ke teknisyen etching (Etch) yo sitou responsab pou modèl la nan semi-conducteurs, depatman an DRAM divize an twa ekip: Front Etch (ISO, BG, BLC); Mwayen Etch (GBL, SNC, M0); Fen Etch (SN, MLM). Ekip sa yo tou divize dapre pozisyon manifakti ak pozisyon ekipman yo.
Pozisyon manifakti yo responsab pou jere ak amelyore pwosesis pwodiksyon inite yo. Pozisyon manifakti yo jwe yon wòl trè enpòtan nan amelyore pwodiksyon ak bon jan kalite pwodwi atravè kontwòl varyab ak lòt mezi optimize pwodiksyon an.
Pozisyon ekipman yo responsab pou jere ak ranfòse ekipman pwodiksyon pou evite pwoblèm ki ka rive pandan pwosesis la grave. Responsablite debaz la nan pozisyon ekipman yo se asire pèfòmans nan pi bon nan ekipman yo.
Malgre ke responsablite yo klè, tout ekip yo travay nan direksyon pou yon objektif komen - se sa ki, jere ak amelyore pwosesis pwodiksyon ak ekipman ki gen rapò amelyore pwodiktivite. Pou sa ka fèt, chak ekip aktivman pataje pwòp reyalizasyon yo ak zòn pou amelyorasyon, epi kolabore pou amelyore pèfòmans biznis.
Ki jan fè fas ak defi yo nan teknoloji miniaturization
SK Hynix te kòmanse pwodiksyon an mas pwodwi 8Gb LPDDR4 DRAM pou pwosesis klas 10nm (1a) an Jiyè 2021.
Modèl sikwi memwa Semiconductor yo te antre nan epòk 10nm, epi apre amelyorasyon, yon sèl DRAM ka akomode apeprè 10,000 selil. Se poutèt sa, menm nan pwosesis la grave, Marge nan pwosesis se ensifizan.
Si twou ki fòme (Two) 6 a twò piti, li ka parèt "non louvri" epi bloke pati ki pi ba chip la. Anplis de sa, si twou ki fòme a twò gwo, "pon" ka rive. Lè diferans ki genyen ant de twou se ensifizan, "pon" rive, sa ki lakòz pwoblèm adezyon mityèl nan etap ki vin apre yo. Kòm semi-conducteurs vin de pli zan pli rafine, seri a nan valè gwosè twou piti piti piti piti, ak risk sa yo pral piti piti elimine.
Pou rezoud pwoblèm ki anwo yo, ekspè teknoloji grave kontinye amelyore pwosesis la, ki gen ladan modifye resèt pwosesis la ak algorithm APC7, ak entwodwi nouvo teknoloji grave tankou ADCC8 ak LSR9.
Kòm bezwen kliyan yo vin pi divèsifye, yon lòt defi te parèt - tandans nan pwodiksyon milti-pwodwi. Pou satisfè bezwen kliyan sa yo, kondisyon pwosesis optimize pou chak pwodwi yo dwe mete separeman. Sa a se yon defi trè espesyal pou enjenyè paske yo bezwen fè teknoloji pwodiksyon an mas satisfè bezwen tou de kondisyon etabli yo ak kondisyon divèsifye.
Pou sa, enjenyè Etch te entwodui teknoloji "APC offset"10 pou jere divès kalite dérivés ki baze sou pwodwi debaz yo (Pwodwi Nwayo), epi yo te etabli ak itilize "sistèm T-endèks" pou jere divès kalite pwodwi yo. Atravè efò sa yo, sistèm nan te kontinyèlman amelyore satisfè bezwen yo nan pwodiksyon milti-pwodwi.
Tan pòs: 16 jiyè 2024